雷达多信号（精选八篇）
雷达多信号（精选八篇）
雷达多信号 篇1
雷达信号源一般要求实现如下功能:
(1) 能根据要求产生不同类型波形的射频信号, 满足信号的指标要求。一般常见的信号类型包括线性调频信号以及非线性调频信号等[1]。
(2) 能够模拟雷达终端, 即模拟雷达回波, 通过信号延时使信号满足距离波门的要求。
(3) 可扩展性, 即与外部进行交互, 保证信号源与整个雷达信号处理系统是同步的。通过RS 422查分接口接收从定时板发送过来的差分指示信号, 触发生成相应的波形信号, 同时根据脉冲选择信号完成模式转换, 生成不同种类的回波信号。
1 系统方案概述
DDS频率合成技术目前已经广泛应用于导航、通信、雷达等众多领域。DDS在正交输出、频率转换时间、相位连续性、相对带宽以及高分辨力等方面都远远超过了传统频率合成技术, 可以为系统提供优于模拟信号源的性能, 因此本系统采用了DDS技术来实现雷达信号源的设计[2]。系统框图如图1所示。系统由信号产生板卡、上位机控制软件两部分构成。
信号产生板卡主要由高速控制模块、DDS信号产生模块以及高速存储模块构成。控制模块的核心为FPGA, 完成对整个电路数字部分的时序控制, 包括对DDS芯片AD9854的时序控制以及对存储FLASH的读写控制[3];并通过RS 422与上位机软件进行通信, 进行指令解析和波形数据导入;通过触发控制总线和整个雷达系统保持同步和相参。
上位机应用软件完成各种波形数据的计算, 给定起始频率FTW, 频率分辨率DFW, 时间分辨率RRC等参数, 计算得到波形数据并转化成.dat格式。上位机和系统主板通过RS 422串口进行数据通信, 数据最后存储到板卡的NAND FLASH存储器中。上位机下发波形产生指令时, FPGA从FLASH中读取波形文件, 并控制DDS芯片完成信号的产生。
2 系统硬件设计
2.1 存储模块设计
本文选择Macron的MT29F256G NAND FLASH, 单片容量为256 Gb, 完成波形存储。NAND FLASH芯片具有吞吐速率高、掉电数据不丢失等优点。采用4片NAND FLASH, 每片包含2组IO接口, 使用2×2阵列进行排列, 可以完成4级流水。单个I/O接口平均写入速率为15 MB/s, 则最高写入速率可达120 MB/s。
2.2 滤波和放大电路设计
为了对AD9854芯片内嵌的D/A输出的电流进行转换, 并提高DDS信号产生系统的带负载能力, 可以在DDS输出端加入运算放大器进行调理。运算放大器设计时, 要保证放大器在较高频率范围内具有很好的线性度, 并防止放大器产生环路自激[4]。本系统输出最高频率为120 MHz, 根据频率源的设计要求, 则放大器模块应满足以下指标要求:增益可调;带宽大于120 MHz, 信号输出质量较好, 驱动和带载能力强。
结合以上要求, 本设计选择ADI公司的宽带运算放大器AD8014, 具有低功耗、增益稳定等特点, 3 d B处的带宽为400 MHz, 满足系统带宽要求。放大电路的设计采用串连电压负反馈—反相比例放大电路, 如图2所示。
在图2运放电路中, R16为反馈电阻, 采用可调电阻可以使电路的增益可调;为减小电源纹波对放大器的影响, 需要在放大器的正、负电源输入端加电容进行电源滤波。
由于雷达信号中频变化范围较大, 需要设计合理的低通滤波器使得中频模拟器有较好的通用性[5]。考虑到在滤除谐波分量的同时要尽可能减少相位的不连续性, 并要求能较好地滤除信号的二次谐波和三次谐波, 设计使用了声表面滤波器进行二次滤波, 使得该系统对谐波的抑制达到较好的程度, 原理图如图3所示。
2.3 电源和时钟设计
(1) 电源电路设计
电源电路原理图如图4所示。整个系统外部输入电压为5 V, 需要转换成3.3 V和1.5 V, 为FPGA和DDS芯片提供电源。采用线性电源LT1764进行电平转换, 可以满足供电要求。考虑到电源的滤波问题, 需要在电源转换芯片增加滤波电容, 包括旁路电容和去耦电容。旁路电容可以滤除高频杂波, 并能有效地旁路地弹噪声。去耦电容用于滤除低频干扰, 即输出信号的干扰。
(2) 时钟电路的设计
在靠近时钟芯片的电源引脚处放一个10μF的钽电容, 可以有效抑制低频干扰;同时在大容值电容的后面并联一个0.1μF的小电容, 并要尽可能地靠近电源引脚, 这样可以减小电源噪声串扰。为提高时钟波形的质量, 时钟线尽量少使用过孔, 防止产生EMI辐射和抖动问题[6]。
整个系统从外部输入一个40 MHz的正弦波信号, 经过AD8561整形, 生成方波后作为时钟提供给FPGA。AD9854需要输入的是差分时钟, 所以通过MC100LV-EL16将单端时钟转换成差分时钟, 送给AD9854时钟输入端[7]。具体的电路原理图如图5, 图6所示。
3 系统软件设计
FPGA完成整个板卡的时序控制并与上位机完成指令交互, 主要负责两个方面:一是完成DDS芯片接口控制;二是完成NAND FLASH存储芯片的控制时序, 写入或读取所要存储的波形数据。FPGA内部按功能主要分为如下几个模块:
(1) PLL时钟及RAM接口模块
PLL用于将40 MHz的外部时钟转换为20 MHz的时钟, 送入DDS控制模块, 作为控制AD9854的时钟, 并且将另一路时钟送给AD9854[8]。
RAM用于存储从存储芯片读取的DDS控制字, 完成对DDS芯片的初始化。使用片内双端口RAM, 大小为64×8 b, 其存储的数据由DDS控制模块读出。
(2) DDS控制模块
本模块读取片内双端口RAM中的DDS控制字, 并按照AD9854的时序要求写入DDS芯片, 控制DDS的初始化以及配置。
DDS控制模块在每次写AD9854控制字之前先对RAM发出读使能, 同时给出读地址, 读取当前控制字, 然后按照芯片时序进行写入。写入时序要求如图7所示。
通过FPGA完成AD9854的时序控制, 接口设计要满足芯片要求的建立和保持时间, 接口仿真时序图如图8所示。
FPGA控制DDS的芯片初始化, 首先对AD9854进行复位, 需要发送高电平给DDS的复位管脚, 高电平持续的时间要大于20个DDS采样时钟周期[9]。复位信号使DDS的所有寄存器恢复到初始状态, 如图9所示。
FPGA通过外部触发的方式来控制DDS模块。首先从双口RAM中读取配置和波形数据, 包括起始频率 (FTW) 、增量频率字 (DFW) 、斜率时钟 (RRC) 以及控制信号[10]。DDS控制模块产生双口RAM的读使能和读地址, 然后将双口RAM中的数据发送到数据选择模块, 如图10所示。
4 系统测试
本设计基于DDS的多模式雷达信号源, 可以通过调节带宽和时宽来产生信号, 能够生成LFM, NLFM, 脉冲信号及其他波形, 具有时间延迟调节和多普勒频率调制功能, 还可进行输出幅度的调整。
4.1 系统测试指标
系统测试指标要求如下:
(1) 时域参数:输出信号中心频率30 MHz;脉宽范围为0.2~80μs, 误差范围为±0.1μs;输出信号功率:0 d Bm±1 d Bm (可调整) [11]。
(2) 频域参数:输出信号带宽5 MHz;频谱纯度要求谐波≤-50 d Bc, 杂散≤-60 d Bc。
(3) 输出信号的时间延迟为0~4 ms (可调) , 精度为0.1μs。
(4) 不同指令触发测试, 包括收发开关、测试开关及接收机检查信号。
4.2 系统测试结果
时域测试结果如图11~图14所示。
频域测试结果如图15, 图16所示。
5 结语
本文对多模雷达信号源的设计与实现做了深入研究, 利用DDS芯片和FPGA实现了多模式雷达信号源。通过系统结构改进和硬件设计优化, 提升了系统的性能和信号质量, 并给出了系统实际测试的结果, 为雷达信号源设计提供了参考。
摘要：基于DDS理论, 设计并实现了多模式雷达信号源。可以灵活产生LFM、NLFM、单频、相位编码等多种脉冲信号波形, 能有效验证脉冲压缩与信号处理单元的工作性能。测试结果满足系统要求。
关键词：DDS,FPGA,线性调频,NAND FLASH,雷达信号
参考文献
[1]王建新, 张先萌.直接数字频率合成中相位截断误差分析[J].电子测量与仪器学报, 1995, 9 (1) :1-6.
[2]高泽溪.直接数字频率合成器 (DDS) 及其性能分析[J].北京航空航天大学学报, 1998, 24 (5) :615-618.
[3]NICHOLAS H T, SAMUELI H.An analysis of the output spectrum of direct digital frequency synthesizer in the presence of phase accumulator truncation[C]//Proceeding of 41st Annual Frequency Control Symposium.[S.l.]:[s.n.], 1987:495-502.
[4]何海兴.多模式雷达中正交检波和脉冲压缩的研究与实现[D].西安:西安电子科技大学, 2008.
[5]尹彩玲.脉冲压缩算法研究与仿真[D].西安:西安电子科技大学, 2008.
[6]LARSON D C.High speed direct digital synthesis techniques and applications[C]//Technical Digest of 1998 20th Annual Gallium Arsenide Integrated Circuit (GaAs IC) Symposium.Atlanta, GA, USA:IEEE, 1998:209-212.
[7]姒强.一种基于中频采样的雷达数字波形产生方法研究[D].成都:电子科技大学, 2004.
[8]苏杨.大时宽带宽积信号的波形选择研究[J].武汉理工大学学报, 2004, 26 (3) :15-17.
[9]陈仁元, 洪一.用于雷达波形设计的NLFM脉冲波形优化设计方法[J].现代电子, 2001 (1) :31-37.
[10]常文革, 祝明波, 梁甸农.宽带线性调频信号产生技术研究[J].信号处理, 2002, 18 (2) :113-117.
雷达多信号 篇2
关键词：FA16；时钟方式；雷达信号；同步数据
目前广州区域管制中心采用华为公司的HONET接入网FA16型设备组建了FA16空管接入网，能够对目前空中交通管制中的甚高频（VHF）、雷达和管制移交电话等业务提供接入与支持服务。但FA16设备的设计初衷，是为传统电信业务提供所需传送承载能力的实施系统，侧重于各种电信语音业务的接入与支持，因此在数据业务的传输方面存在一定的局限性，本文主要对雷达数据信号在FA16设备中的接入与传输等方面进行相应的探讨。
1 FA16接入网设备简介
FA16设备主要由光纤线路终端（OLT）、光纤网络单元（ONU）、光传输系统和接入网网管系统组成，完成接入网的业务接入、传输和网络管理。其中OLT主要完成E1的汇聚；ONU主要完成业务的接入，在用户侧提供各类业务接口，如通过H301SRX用户单板接入雷达业务，在业务侧提供由多个E1组成的V5 接口。OLT与若干个ONU之间以及各ONU之间可同时组成环形、树形、星形、链形等不同的拓撲结构。
2 雷达信号时钟方式的网络层解释
2.1 子速率
数据通信中速率小于64 kbps的数据通信速率称为子速率，各子速率的电路复用到64 kbps的数字通道上。目前民航空管专网中的雷达源一般提供速率为9.6kbps的同步信号，因此在FA16系统中通过H301SRX用户单板提供子速率接入功能，满足用户通过FA16系统进行雷达信号传输的需求。
2.2 子速率用户单板
华为的H301SRX用户单板的子速率复用符合国际电信联盟标准部（ITU-T）的X.50和X.58协议的规定，可将5路同步低速数据流或3路异步数据复接成64 kbps的码流，端口速率可设置为2.4kbps、4.8 kbps、9.6 kbps、19.2 kbps和48kbps等5种常用速率，占用1个时隙进行传送[1]。
2.3 时钟方式的网络层解释
根据X.50协议的规定，子速率采用（6+2）的封包格式，即8比特封包结构，如图1所示。其中F比特是为封包目的而保留的比特，S比特是与封包相关状态比特，用于传送呼叫控制信息。可见X.50协议并没有在网络层中规定相应的时钟比特或同步比特，即华为的H301SRX用户单板并不对所接入的用户数据在网络层中附加任何的时钟信息或同步信息。如果所接入的是同步数据，则其时钟比特或同步比特等信息，由FA16系统提供或获得，具体而言是通过V5接口提供或获得。
V5接口是专为用户接入网的发展而提出的本地交换机和接入网之间的接口，标准化的V5接口规范包括了V5.1和V5.2接口，目前FA16系统采用V5.2接口。在V5.2接口中的每个2048kbps链路都包含32路时分复用信号，每路信号占用一个时隙（TS，Time Slot），按顺序编号为TS0，TS1……TS31，每个时隙的具体用途如表1所示。
V5.2接口可用于承载用户数据信息、每个2048kbps链路的时钟同步信息和差错校验信息、V5协议族信息。FA16系统在H301SRX用户单板接入同步数据并进行传输时，在网络层上提供或获得的时钟信息和同步信息，都是通过V5.2接口的2048 kbps链路的TS0时隙进行传输的。在进行子速率通信时，H301SRX用户单板根据FA16系统的配置，对接入的用户同步数据进行封包复用，然后通过V5.2接口传输到对端的FA16模块，对端FA16模块根据V5.2接口所传输的时钟同步信息，对接收到的数据包进行比特定位，以确定各个包络进行解复用。
3 实际应用
中南空管局的FA16空管专网分为中南网和本地网两张网，必须确保接入两张网的同一雷达信号同步一致。根据雷达信号时钟方式的网络层解释，在实际应用中使同一地区的中南网模块和本地网模块进行级联，取中南网模块为上级模块，模块间开通V5通道。将本地网模块的时钟源类型配置为“E1时钟”，从其上级模块——中南网模块中取时钟信号，从而为中南网模块和本地网模块之间同步数据的接入和传输提供了一步到位的用户端接口，简化了同步数据传输的步骤。
目前中南空中交通管理局的通信网络中，汕头高空区、长沙高空区、武汉高空区、桂林高空区、湛江、南宁和深圳等地的FA16中南网与FA16本地网之间，均采用此连接方式，并一直正常运行至今。
4 结论
本文对中南空中交通管理局广州区域管制中心的FA16空管接入网进行了简介，对FA16设备传输雷达信号同步数据时的时钟信号进行了网络层的详细描述，结合实际的雷达业务传输的特点进行了分析，对雷达信号的时钟方式给出了网络层解释。最后对雷达信号传输的时钟方式进行了实际应用推广，在同一地区的FA16中南网模块和FA16本地网模块之间采取模块间级联的连接方式进行数据传输，以实际应用验证了本文对于雷达信号传输的时钟方式的分析结论，对今后进一步深入理解V5协议和V5.2接口，做好FA16设备的运行维护和性能配置，提供了一定的理论依据。
参考文献：
雷达多信号 篇3
随着集成电路技术、计算机技术和软件技术的飞速发展,雷达系统实现一直在快速变化,促进雷达系统的演变、新体制的创新和建立[1]。在雷达信号处理方面,数字信号处理以其性能稳定、抗干扰能力强、控制方式灵活和硬件系统小型化等特点,逐渐取代早期的模拟信号处理技术,成为现代雷达信号处理的发展趋势。特别是随着数字信号处理器性能的不断提高、通用开放总线的广泛应用以及并行多处理器技术的日益成熟,为实现复杂的雷达信号处理数字化提供了更好的选择,使得开发系统的设计与改进更加灵活与方便,增强了信号处理系统的性能与集成度,提高了系统的扩展性,避免了以往雷达信号数据处理平台开发中存在的种种弊端[2]。基于开放总线和并行处理技术思想,在某测量雷达信号处理系统中,采用并行处理器ADSP21160构建基于VME总线的开放、可扩展的信号处理平台,满足了雷达信号处理实时性和功能拓展升级的需要。
1 并行处理系统结构
由于雷达信号实时处理所需要的系统性能很高,必须采用实时性强、精度高、动态范围大、具备高数据吞吐量连接网络的大规模并行处理系统。为了满足并行处理系统的加速比和并行效率两大性能,并行处理系统的组成包括三大要素,即处理单元、并行处理系统网络结构、并行处理算法[3]。
从系统网络结构角度出发,可将并行处理系统分为两类:一种是共享存储器或共享总线并行方式;一种是分布存储器并行方式。在共享存储器结构中,一个物理存储器可以被所有的处理器访问,资源高度共享,从而构成一种紧耦合并行方式。而在分布存储器结构中,系统由多个处理单元组成,各处理单元通过通信接口相连组成消息传递网络,各处理单元都有各自独立的数据存储器,只能被本地处理器访问,因此是一种松耦合并行方式[4]。
ADSP21160是AD公司开发的一款高性能的32位DSP芯片,具有单指令多数据流结构,提供两个计算处理单元的并行运算,其最大的优势在于它拥有强大的通信接口,较好地支持多处理器并行处理,以实现多处理器结构的无缝连接。这极大地提高了系统的可扩展性和雷达信号处理平台的性能[5]。
ADSP21160非常适合组成多处理器并行工作方式,可以采用紧耦合或者松耦合两种方式构成多处理器系统。前者,ADSP21160提供必要的控制握手信号线,通过共享DSP所有外部地址、数据、控制总线方式,实现最多6片ADSP21160构成的紧耦合多处理器系统。后者通过DSP间专用数据通信口(LINK)实现高速点对点通信。
由于ADSP21160硬件设计的局限性,导致在共享存储器并行系统中,最多只能有6个并行工作的DSP,降低了ADSP21160在共享存储器方式下的扩展能力,且每向总线上增加一个处理器,都会降低处理器的平均总线带宽。
然而,ADSP21160通过使用高速LINK口构建松耦合的并行处理系统,解决了共享储存器方式的不足。LINK口在处理器之间提供高带宽的点对点连接,实现高速点对点通信,构成分布存储器并行处理结构。在此结构下,所有的处理器通信都发生在LINK口之间,使得数据总线的全部带宽都可用于外部存储器和IO外设。因此,分布存储器并行方式可以组成一维到多维的各种处理器网络,大大提高了并行处理系统的可扩展性,满足各类用户对系统形式、功能和处理能力的需求。
图1给出了一种基于6片ADSP21160处理器构成分布式并行处理系统的拓扑结构。每个ADSP21160均有独立专用的SRAM和Flash存储芯片,各DSP之间通过LINK口相连,主DSP将数据、地址、控制总线与VME控制器总线相连,从而构成松耦合并行处理系统。
2 信号处理系统应用
2.1 系统总体设计
某单脉冲测量雷达属于典型的三通道单脉冲雷达,其脉冲重复频率(PRF)达到585 Hz,具有单目标、高数据率、高精度、闭环连续跟踪的特点,其主要功能为从雷达回波信号中滤除各种干扰信号并从中发现目标,根据发现的目标提取其运动参数等目标信息,因此信号数据处理的主要任务是滤波和目标检测[6]。信号处理系统通过同步通信的方式接收六路中频采样信号,在此基础上完成视频显示处理、角误差处理、目标检测处理、AGC及AFC处理以及距离测量等功能,其原理框图如图2所示。
信号处理系统接收雷达控制器送来的工作指令的控制,根据指令,信号处理系统将来自接收机的雷达通道数据与指令一起打包,完成相应的处理。预处理器将中频采样送来的异步数据整理成可以处理的同步数据。目标检测完成目标的二次检测,并向测距模块报告目标的距离位置,测距模块完成目标跟踪,和距离解算。跟踪时,信号处理系统提取目标的距离误差和角误差,并计算AGC控制码和AFC控制码,分别送给测距模块,伺服系统,接收机,频率源。视频处理回路完成目标全程显示数据的处理和合成,向A/R显示器发送目标的全程信息。
由于测量雷达需要实时送出目标信息,即需要在每个脉冲重复周期[(1/585)s=1.7 ms]内完成跟踪目标距离、角度、速度等参数的计算,运算量大,实时性高,对信号处理系统的速度提出了很高的要求。同时,为了满足系统功能拓展(比如测量目标特征参数等)和产品通用化、系列化的需要,信号处理系统的性能还需留有一定的升级余量。因而,必须采用兼顾信号处理和数据处理的高性能计算系统来实现,采用标准化的并行处理模块来实现。
在工程实践中,通常采用VME总线进行信号处理模块之间的互连控制与通信,充分利用VME总线的强大功能及其通用性、开放式的特点。因此,本信号处理系统采用多个信号处理模块构建,模块基于国际通用的VME总线,由多片先进的ADSP21160信号处理器,独特的拓扑结构构造成灵活的并行信号处理系统。每个信号处理模块都可以作为VME总线主设备访问其它VME总线资源,VME总线控制器(采用PowerPC6,基于实时操作系统VxWorks系统完成软件开发)还承担与信号处理系统外部的网络连接,实现雷达系统内部局域网互连通信。各功能模块通过LINK接口实现互连,构成松耦合的分布式存储并行处理结构。其结构框图如图3所示。
2.2 单个信号处理模块设计
每个信号处理模块采用FPGA和多片ADSP21160共同组成,具体组成根据复杂程度有所差异,图4给出了预处理器的硬件结构框图,采用4片ADSP21160构建成松耦合的多处理器系统,其中1片DSP作为主DSP,其余3片DSP为从DSP,主DSP与从DSP通过链路口连接起来。图中,P0口接收中频采样送来的I/Q数据,通过AM26C32进行差分电平信号转TTL电平,FPGA(D27)实现I/Q数据的串并转换,并将数据存放到DRAM中。DSPA、DSPB、DSPC共同完成信号的求模、AGC提取、门限检测、距离误差提取等。P2口完成与其它信号处理模块的LINK口互连,实现高速目标检测信息传输。FPGA(D15)和DSPV,还实现与VME总线的连接控制功能,并将信息通过LINK口传送至相关的DSP,从而实现整个信号处理模块的高速并行运算。
通过构建并行处理模块,实现信号处理软件化、硬件可编程化,灵活方便,可充分满足系统需要;高度集成的信号处理机设计,极大地减少了设备量,提高了信号处理机的可靠性。同时,扩展网络功能,通过VME以太网传输性能测试结果和BIT信息,实现系统在线检测功能以及脱机检测功能,方便使用和维护。
3 结论与展望
综上所述,采用ADSP21160并行处理器和FPGA共同组成高性能信号处理单元,再通过VME总线构建高速并行信号处理系统,计算能力强大,功能丰富,能够满足测量雷达回波信号的实时处理需要,且通用性强,可以用于雷达回波信号的复杂处理,实现系统功能的扩展和升级。且该系统也可以应用于其它需要高速数据处理的领域。
摘要：为了满足雷达数字信号处理对信号处理系统的速度、通用性和可扩展性的需求,设计实现了一款高性能数字信号处理系统。首先介绍了测量雷达信号处理对系统实时性的需求。然后给出了基于ADSP21160的多处理器并行信号处理系统的设计与实现。重点介绍了该并行信号处理系统的结构与拓扑关系。最后给出了此信号处理系统在工程上的应用实践。
关键词：数字信号处理,并行处理,ADSP21160,DSP
参考文献
[1]于文震.雷达信号数据处理平台发展趋势探讨.现代雷达,2009;31(7):1—7
[2]孙靖国,牛文生,邹会荣.基于ADSP21160的并行信号处理技术.计算机工程,2002;28(9):241—243
[3]苏涛,吴顺君,李真芳,等.高性能DSP与高速实时信号处理(第二版).陕西:西安电子科技大学出版社,2002
[4]江开超,郝莉.多并行处理器接收机设计与实现.现代电子技术,2009;25(11):90—93
[5]贺知明,黄巍,张剑,等.基于ADSP21160的雷达脉冲压缩并行处理机的设计.信号处理,2002;18(5):473—476
雷达信号分选性能评价指标分析 篇4
1 雷达信号分选性能评价指标定义
定义雷达信号分选性能的评价指标为正确分选率、错误分选率、漏分选率。对于单个类而言，每类均有该类的3个评价指标:正确分选率、错误分选率、漏分选率。对于一个雷达信号分选系统，该系统也有系统对应的3个评价指标。
首先定义单个分类的指标:
假定雷达信号分选系统中存在一类雷达信号ω1类，用N表示待分选序列中包含ω1类的脉冲数，M表示用ω1类雷达的TOA实际分选出属于ω1类的脉冲个数，Q表示实际分选出脉冲中属于ω1类的脉冲个数。
对于ω1类，3个评价指标可表示为正确分选率
误分选率
漏分选率
同理可得，ω2类的3个评价指标。
其次，定义系统的分类指标:假定分选系统中共有X个类，第i类的正确分选率、误分选率以及漏分选率分别用Pci、Pei、Pli来表示，则系统的评价指标如下
系统正确率
系统错误率
2 雷达信号分选性能评价指标分析
以两分问题为例，推导单个类的分选性能指标。实际类别与分选结果如表1所示[5]。
其中，ω3类表示除系统中原有的实际类别ω1和ω2类之外的其他类别。
以ω1类为例，分析性能指标定义:N表示被测序列中包含ω1类的脉冲数，M表示用ω1类雷达的TOA实际分选出属于ω1类的脉冲个数，Q表示实际分选出脉冲中属于ω1类的脉冲个数，则有
(1)ω1类正确分选率表示，ω1类被正确判为ω1类的脉冲个数占所有被判为ω1类脉冲个数的比例，定义
对于PRI固定的ω1类类雷达信号，估计出的PRI服从正态分布[6]N(PRI1，σ12)。对于PRI固定ω2的类雷达信号，估计出的PRI服从正态分布N(PRI2，σ22)。
ω1类类雷达信号PRI的概率密度函数为
ω2类雷达信号PRI的概率密度函数为
取容差范围[TL1,TH1]，故ω1类正确分选率积分形式为
(2)ω1类误分选率表示，ω2类被错误的判为ω1类的脉冲个数占所有被判为ω1类脉冲个数的比例，定义
同理，ω1类误分选率积分形式为
(3)ω1类漏分选率表示，本该判为ω1类但却被判为其他类别的脉冲个数占ω1类脉冲总数的比例，定义
同理，ω1类漏分选率积分形式为
对于m分问题，同理可定义单个类和系统的性能指标。
3 射频目标特征对PRI分选性能指标影响
以PRI固定雷达信号为例，分析射频目标特征对基于PRI的分选性能指标的影响。
(1)射频目标特征对正确分选率的影响。为研究射频目标特征对分选性能的影响，假定
射频目标特征对正确分选率的影响，将两类信号概率密度函数和上面约束条件分别代入ω1类正确分选率的积分形式中，可得
以两类信号的PRI差值ΔPRI为横轴，以ω1类正确分选率为纵轴画图，如图4所示。由仿真图可看出，当容差取理想情况，随机噪声方差一定时，随着两类信号的PRI差值增大，ω1类正确分选率也随之增大。两类信号的PRI差值一定时，随机噪声方差越小，ω1类正确分选率越大。这是由于不同类信号PRI差值越大，在分选时脉冲到达时间的重合概率越小，最后得到的正确率也越高，这一结论符合一般常识。两类信号的PRI差值一定时，随机噪声方差越小，PRI的分布就越集中，分选时脉冲到达时间越接近真实值，正确分选率则越高。
(2)射频目标特征对误分选率的影响。推导误分选率的积分形式
以两类信号的PRI差值为横轴，以ω1类误分选率为纵轴画图，如图5所示，随机噪声方差一定时，随着两类信号的PRI差值增大，ω1类误分选率降低。当两类信号的PRI差值一定时，随机噪声方差越大，ω1类误分选率则越大。误分选率与正确分选率结论相反。
(3)射频目标特征对漏分选率的影响。推导漏分选率的积分形式
由式(18)可看出，ω1类漏分选率与随机噪声的方差有关，随着噪声方差增大，漏分选率减小。随机噪声方差越大，噪声偏离均值的程度越离散，由于脉冲重叠等原因造成的脉冲丢失也越少，故漏分选率降低。
同理，可推导PRI其他变化形式对分选性能指标的影响。抖动PRI可看做是固定PRI与一个随机抖动量之和，分析结果与固定PRI类似。PRI参差信号可看做是几个子PRI分别分选，然后计算总的分选性能指标。
4 结束语
提出了基于PRI的雷达信号分选性能评价指标的定义，研究了射频目标特征对分选性能的影响。经推导和仿真分析可看出，本文提出的基于PRI的雷达信号分选性能指标是合理的。推导性能指标的积分形式可得出射频目标特征对分选性能的影响，在理想的分选条件下，当随机噪声方差一定时，随着不同类信号的PRI差值增大，正确分选率随之增大，误分选率随之降低。而漏分选率与随机噪声的方差有关，随机噪声方差越大，则漏分选率越小。
参考文献
[1]赵国庆.雷达对抗原理[M].西安:西安电子科技大学出版社,2009.
[2]柴娟芳.复杂环境下雷达信号的分选识别技术研究[D].哈尔滨:哈尔滨工程大学,2009.
[3]陈韬伟.基于脉内特征的雷达辐射源信号分选技术研究[D].成都:西南交通大学,2010.
[4]赵贵喜,骆鲁秦,陈彬.基于蚁群算法的K-Means聚类雷达信号分选算法[J].雷达科学与技术,2009,7(2):142-146.
[5]王成,刘亚峰,王新成,等.分类器的分类性能评价指标[J].电子设计工程,2011,19(8):13-15,21.
一种新的雷达信号分选方法 篇5
随着现代战争的发展,电子战的作用和地位发生了巨大的变化,成为现代战争的重要手段。要想做到知己知彼,取得战争的主动权就必须掌握敌方雷达等电子装备的特性。因此,通过侦察情报的分析来进行雷达信号识别具有特别重要的意义。就目前而言,现有识别方法已不能满足日益复杂的电磁环境的需要,对新的雷达信号识别方法的研究势在必行。
瞬时自相关算法是一种非线性时频分析方法,适用于非平稳信号的分析。而现代雷达信号多采用非平稳信号,瞬时自相关算法瞬时频率派生特征提取算法用于雷达信号的分选便成为可能。
1 瞬时自相关算法(ISC)原理
设经模数转换(ADC)采样、解析变换后得到的中频解析信号为:
undefined
式中,A为信号幅度,f(n)和φ(n)分别为频率和相位调制函数,φ0为任意初相,fs为采样频率。
参考文献[1],信号的瞬时自相关运算定义为:
undefined
为了计算上的方便,将式(2)调整为:
undefined
式中,undefined表示s(n)的共轭,m为延迟间隔。
将式(1)代入式(3)得:
undefined
设瞬时相位为θ(n,m),则式(4)可用下式表示:
undefined
比较式(4)和式(5),可得瞬时相位θ(n,m)
undefined
式中,Im(·)和Re(·)分别表示求信号虚部和实部的运算。由于相位的变化率为频率,因此信号的瞬时频率由下式计算:
undefined
将式(6)代入式(7)得:
undefined
对于任意如式(1)的信号,在不太长的时间间隔m内(m≪N信号长度),可将其近似看作频率为fi(i=1,2,3,…)的局部平稳谐波,即:
undefined
换句话说,相位调制φ(n)引起的相位改变相当于信号频率从f(n)调整为fi所引起的相位变化。
为了抑制噪声的干扰,对n和n+m间的采样点作滑动平均处理,以平均瞬时频率:
undefined
作为第n点的瞬时频率。经此处理后,算法在低信噪比环境的适应能力有了进一步的提高。
2 瞬时频率派生特征提取算法
根据统计学原理,利用各瞬时频率统计特性的变化差异来提取它的派生特征,并使新提取的特征具有标识信号调制类型的能力。
下面就常规脉冲信号(CON)、线性调频信号(LFM)、相位编码信号(PSK)和频率编码信号(FSK)几种典型雷达信号进行瞬时频率派生特征提取算法进行分析。
LFM的瞬时频率和采样时间之间表现出较好的线性相关性,而其他类型信号的相关性均较差。因此,相关系数R可以作为识别LFM信号的一个较为可靠的特征:
undefined
式中,fIF为提取的瞬时序列,Ts=1/fs为采样间隔,cov(·)和D(·)分别为协方差和方差函数。
将瞬时频率fIF做归一化处理:
undefined
用E1表示fIF1的均值,将(fIF1-E1)大于零的部分再做归一化处理,这种去均值并提取正值的处理方式,将使fIF1长度缩短并使不同类信号的fIF1结构发生不同程度的变化。这种变化上的差异,有利于信号分类。
对于PSK信号,由于相位突变会引起频率的跳变。这里用Np来表示突变峰的个数:
undefined
式中,σ表示均方差。
通常将经典五参数作为雷达辐射源信号预分选,在此基础上,再构造分类特征向量[R,σ1-σ2,Np]作为辐射源信号主分选,根据分类特征向量门限,判别出各雷达辐射源信号。
3 仿真结果
仿真选取的雷达信号为:常规脉冲信号(CON)、线性调频信号(LFM)、相位编码信号(二相位编码BPSK,采用7位Barker编码方式)和频率编码信号(二频率编码BFSK,采用13位Barker编码方式)。仿真参数为:A=2,fs=120 MHz,f0=10 MHz,PW=13 μs,B=10 MHz,对于二频率编码信号,它的两个频率f1=10 MHz,f2=2 MHz,信噪比SNR为-6～15 dB。
图1给出了SNR=0 dB、高斯白噪声下的瞬时自相关算法的时频分析图。
为了确定各特征向量[R,σ1-σ2,Np]的门限,在SNR为-6～15 dB的环境下,对各种典型信号分类特征向量的各分量的取值范围进行了100次的仿真实验,所得统计结果列于表1。
从表1可知,R是一个较理想的分类特征。因为在所考察的雷达辐射源信号类中,仅有LFM信号的IF随采样时间nTs的变化而线性变化,两者表现出较好的线性相关特性,具有较大的R值,而其余类信号R值均小于0.1,因此,可选择0.1作为R的门限,从而将LFM首先分离出来。从表1中Np的统计结果可以判别出BPSK信号,选择1作为Np的门限。分离出LFM和BPSK信号后,可选择0.05作为σ1-σ2的门限,大于等于0.05的为BFSK信号,小于0.05的为CON信号。图2给出了信号判别流程框图。
4 结 语
瞬时自相关算法瞬时频率派生特征提取算法,在低信噪比情况下,能够较好地分选出各雷达辐射源信号,该算法运算量不大,抗噪性能良好,工程应用是一个不错的研究方向,作者将在以后的工作中继续对这方面进行深入研究。
参考文献
[1]赵国庆.雷达对抗原理[M].西安:西安电子科技大学出版社,1999.
[2]胡波.脉内特征提取在信号调制形式识别中的应用[J].雷达与对抗,2005(2):35-38.
[3]陈海忠,朱伟强.雷达相位编码信号的脉内调制特征分析[J].舰船电子侦察,2006,29(2):8-11.
[4]葛哲学.Matlab 7辅助信号处理技术与应用[M].北京:电子工业出版社,2002.
[5]胡书广.数字信号处理理论、算法与实现[M].北京:清华大学出版社,2003.
[6]袁伟明,王敏,吴顺君.低截获概率雷达信号的调制识别研究[J].信号处理,2006,22(2):153-156.
[7]张贤达,保铮.非平稳信号分析与处理[M].北京:国防工业出版社,1999.
[8]王勇,张欣.雷达信号脉内特征参数提取技术[J].中国雷达,2006(1):13-21.
[9]Chen V C.Applications of Time-frequency Processing toRadar Imaging[J].Opt.Eng.,1997,36(4):1 152-1 161.
雷达多信号 篇6
关键词：快速独立分量分析,脉冲描述字,雷达信号分选,参差脉冲列
0 引 言
雷达信号的分选一直以来都是电子对抗领域的重要研究课题,直接决定了电子侦察的效果,寻找有效的分选方法一直是此课题的瓶颈。以目前现行雷达信号算法来看,如始于20世纪的序列搜索法、小盒匹配法和空间距离多参数的聚类法,建立在直方图上的CDIF,SDIF算法以及后来相应发展的变换法、平面法,这些算法无不建立在对PDW的处理之上,其中涉及的主处理更是建立在PRI参数上。
随着雷达领域技术的极大发展,各种新体制雷达大量出现并完成战略部署,这些新体制雷达使得雷达脉冲密度急剧增加,脉冲重叠数增多,脉冲参数的平稳性大大降低。传统的建立在对PDW参数分析基础上的分选算法受参数误差影响大,对PDW参数相似的信号无法分选,已经无法适应复杂电磁环境。
近年来,盲源分离理论因其不需对未知源信号做任何先验假设的特点,发展迅速,已成为信号处理研究领域的热点之一。文献[1]研究了基于自然梯度算法的动态神经网路分类器,很好地解决了脉冲雷达信号并非同时到达的问题,但针对梯度计算的神经网络方法存在收敛速度慢和学习率选择不当会破坏收敛的问题;文献[2]建立了一种针对非平稳信号的Wigner-Ville分布模型,并结合了联合对角化的方法对雷达信号分选进行了探究,进一步扩展了盲信号分离对雷达信号分选的应用,但其同样面临着收敛速度的问题。文献[3]使用了能够快速分离信号的FastICA算法,丰富了雷达信号分选领域,但它的分析是针对不同脉内调制的信号分选,对于分选中常遇到的问题,没有进行探索。本文试图使用FastICA算法快速分选常规分选方法难以分选的脉内调制相同的近似雷达参数信号和参差雷达信号。
1 盲信号处理原理
1.1 模型的数学描述
设S为源信号列向量;A为混合矩阵,则接收阵列的混合信号向量:
式中:N为噪声向量。
在认为不存在噪声或噪声在进行盲分离之前通过其他方法降低到可以忽略的程度时,盲分离就是指在源波形未知,并且混合系数aij也未知的情况下仅仅根据传感器所接受的混合信号x(t)对源信号向量s(t)或混合矩阵A进行估计[4]。其任务就是寻找一个分离矩阵W,使得公式:
中的混合-分离矩阵C为一个广义分划矩阵,或者更理想地为一个广义排列矩阵。
1.2 FastICA算法
在对ICA的估计中,常用的算法通常基于峭度或者是基于负熵。对于前者而言,利用峭度度量非高斯性,通过变换使峭度最大化就是最简单的ICA估计方法[4]。但这种方法对数值要求严格,样本中某个不适当的值都会使其变得很大,因此峭度不是鲁棒度量。
对于后者而言,基于梯度计算的负熵最大化方法的主要优点是利用神经网络进行学习,使其在变化的环境中能快速地自适应。但是该方法的收敛速度较慢,而且取决于学习率选择得适当与否。如果学习率选得不合适,甚至会破环收敛。因此,需要寻找更快、更可靠的学习算法。一种称之为FastICA的定点迭代算法就是这样一种选择。
负熵的定义式为:
由于公式中涉及的概率密度函数的未知性,常用对其进行近似广义化:
式中:v是零均值单位方差的高斯变量;变量x也可假设为具有零均值和单位方差;G1,G2为非二次函数,常用的形式有:
简单理解为FastICA算法便是通过变换使负熵最大化,通过牛顿迭代运算,推得权向量W为:
在盲信号的处理中,绝大多数的情况下都会假设信号源的各个分量的初始情况,因而需要对信号进行预处理,常用的预处理包括零均值化和白化。零均值化即在分离前预先去掉信号的均值。信号的白话处理即去除各个分量之间的相关性,即通过对变量X一定的线性变换:
使得变换后随机变量的相关矩阵满足R=I。
具体过程如下:
(1)白化数据,给出x;
(2)选取随机权向量W的初始值;
(3)选取非二次函数G,令:
(4)循环迭代,直至收敛为止。
2 仿真实验
2.1 算法仿真
仿真1:本仿真的源信号1为二参差雷达信号,信号源2与信号1载频RF相同、重复间隔PRI相同,但脉宽PW不同,信号源3与信号1脉宽相同、PRI相同但RF不同。
仿真中对于输出的波形采用均值平滑处理,本仿真旨在低脉冲重叠率下进行,进行部分PDW参数相同的不同雷达信号分选,图1为仿真图像。
仿真2:本仿真的源信号1为二参差雷达信号,信号源2为固定载频的常规体制雷达信号,信号源3为连续波雷达信号。
仿真中对于输出的波形同样采用均值平滑处理,本仿真旨在进行高脉冲重叠率下的分选,图2为仿真图像。
仿真3:本仿真的源信号1为二参差信号,源信号2为另一组二参差信号,它们的PRI,RF和PW均相同,源信号3为一固定载频和脉宽的常规体制雷达,它的PRI,RF和PW与源信号1和源信号2均相同,图3为仿真图像。
2.2 仿真结果分析
通过以上3组仿真模拟,可以得出以下结论:
(1) 盲信号分离可以解决PDW参数相似的雷达信号分选。传统的参数分选方法在处理如仿真1中的3个源信号时,无论是依靠RF,PW,还是PRI,都无法将它们完全分开,并且无法识别参差信号。盲信号分选则可以成功分选以上信号,并且可以将参差信号成功识别。
(2) 盲信号分离可对混叠信号的分选。因为它是基于源信号统计独立性的分离,而传统分选方法是基于容差的参数分选,在参数误差大,甚至混叠改变的情况下,分选精度大大降低,甚至不能分选。
(3) 盲信号分离对参差雷达信号分选效果好。在对常见的参差信号分选时,盲信号处理可以成功地将不同组的参差信号分离,甚至是PDW参数完全相同的信号,且无需做相关性检验。传统信号分选方法对于参差信号的分选常常出现增批和漏批现象,往往要对参差信号的相关性进行判定,既存在误差又耗费时间。
(4) 采样点数影响分离效果。采样点数越多,盲信号分离的效果越好,在信号分离精确度不好时,可以尝试更高的采样点数。
通过仿真1、仿真2和仿真3,显示了在理想无噪声情况下,对于低脉冲重叠率和高脉冲重叠率下PDW参数的不同雷达信号都有很好的分选效果。输出的波形采用均值平滑处理,取得较好的显示效果。从而可以看出,盲信号处理在雷达信号的处理领域具有较高的研究价值。
3 结 语
基于FastICA的雷达信号分选算法受参数误差影响小,识别精度高。基于源信号独立性的分离原理,使其对信号的相关性敏感,为解决雷达信号混叠问题提供了一定的思路。
本文对于雷达信号的盲信号处理中,虽然取得了预期的效果,但其建立在较为理想的条件下,对于以后的工作,还有以下几点值得深入:
(1) 本文所述的盲信号处理,建立的条件是传感器的数目不小于源信号数目,在后期的研究中,需要进一步建立盲信号处理欠定模型,完成接收机数目小于源信号数目的盲分离。
(2) 本文对噪声的研究较少,雷达信号的盲处理中还需在存在噪声的情况下,深入研究非线性的混合盲分离。
参考文献
[1]王晓燕,韩俊宁,楼顺天.基于盲信源分离技术的雷达信号分选研究[J].电子对抗,2005(5):6-8.
[2]钟兆根,张立民,武恒州.多传感器雷达侦察信号分选新方法研究[J].传感技术学报,2008,21(6):994-996.
[3]李广彪,张剑云.基于负熵最大化FastICA算法的雷达信号分选[J].舰船电子对抗,2005,28(3):23-25.
[4]史习智.盲信号处理:理论与实践[M].上海:上海交通大学出版社,2008.
[5]COMON P.Independent component analysis:a new con-cept[J].Signal Processing,1994,36(3):287-314.
[6]HYVARINEN A.Fast and robust fixed-point algorithms for independent component analysis[J].IEEE Trans.on Signal Processing,1999,10(3):626-634.
[7]LEE T W,GIROLAMIM S.Independent component analy-sis using an extended infomax algorithm for mixed sub-Gaussian and super-Gaussian sourees[J].Neural Networks,2000,13(4/5):411-430.
[8]张念,刘天佑,李杰.FastICA算法及其在地震信号去噪中的应用[J].计算机应用研究,2009,26(4):1432-1434.
[9]郭武,朱长仁,王润生.一种改进的FastICA算法及其应用[J].计算机应用,2008,28(4):960-962.
雷达信号参数测量实时处理软件设计 篇7
某雷达信号模拟辐射源由多个波段设备组成,该系统要求实时监测模拟辐射源主动发射的参数已知的雷达模拟信号,提供载频,脉宽和脉冲到达时间(TOA)等测量参数。
适用本软件的硬件载体模块是设备中的参数测量模块,该模块主要实现对射频下变频到宽带中频的信号直接采样,采样后的信号直接进入FPGA芯片使用本软件处理。为减少设计的复杂性和系统设备量,系统要求各波段射频下变频到统一高中频,该中频大于300 MHz,信号带宽大于100 MHz,而采用的参数测量模块的采样时钟最高不超过200 MHz,由于信号中频频率远大于采样频率,因此本模块模拟信号采样形式是欠采样。如何有效地对欠采样的大带宽,高中频信号进行实时处理及传输,由本软件创新实现。本软件设计思想和方法可适用于通信,雷达及电子对抗领域。
1 设计思路
参数测量中的主要参数-频率参数的测量是难点。本软件提出了基于数字下变频(DDC)的数字正交化,用CORDIC算法实现的相位测量,再用直接相位差法数字瞬时测频的方法,最后在FPGA中完成工程实现,该方法适用于单频脉冲信号的高精度,快速实时频率测量,在窄脉冲的情况下也可以获得比较好的测量精度,同时该方法也适用于线性调频信号的调频参数测量(本项目主要测量脉冲单频信号)及其他参数测量。
本软件中处理的采样数字中频信号为:多种频率类型,多种调制样式,多种重频类型,常规脉冲脉宽跨度大:从几百纳秒到几百微秒;重频变化多:几十赫兹到几十千赫兹,在工作频带内伪随机捷变频。射频下变频到模拟中频的带宽大于100 MHz,而选用硬件模块采样时钟最高为200 MHz。因此主要的宽带处理要在数字化后的FPGA中用软件实现。一般取信号带宽为不超过采样时钟的40%,因此在这里信号采样后有部分混叠。针对既成的硬件条件,本模块采取变时钟采样,子带处理的设计思想:根据波段码和频段码将大于100 MHz的中频信号带宽分成4个子频带,每个子频带带宽为40 MHz。该子带的划分的前提是信号不混叠,依据是带通信号的采样定理,然后由软件分别对落入4个子带的不同脉宽的单频信号进行实时信号处理。
数字下变频(DDC)后的数字测频采用直接相位差法[1],直接相位差法测频的基础是I/Q基带信号的数字鉴相,传统数字鉴相的方法中的NCO是ROM查找表法,该方法缺点是当精度要求较高时ROM表非常大,本设计中采用CORDIC算法来实现数字鉴相。直接相位差法频率测量的基本思路是首先获得输入信号的I/Q复信号,通过CORDIC算法流水迭代获得瞬时相位值,然后计算相邻样本点的相位差,根据相位差以及采样间隔就可以获得信号的频率值。
2 CORDIC算法原理
本软件中数字下变频(DDC)是采用CORDIC算法[2]实现的数字本振NCO级联数字滤波器的设计,该方法特别适合FPGA实现,优点是高速流水线实现,不需要占用FPGA片内ROM资源,是以时间换资源。求模模块的数字下变频(DDC)中NCO也采用CORDIC算法实现,另外瞬时测频中采用CORDIC算法来流水迭代求相位,因此本软件中CORDIC算法被多处运用。
CORDIC算法全称:基于坐标旋转数字式计算机,最早是J.Volder于1959年提出,该算法包括旋转模式和向量模式,可进行向量旋转求三角函数,反三角函数和求向量的模等运算,算法的基本思想是通过一系列固定的,与运算基数相关的角度的不断正负偏摆以逼近所需的旋转角度。以后,J.Walther提出了统一的改进型,CORDIC算法可工作在6种不同的模式,其中,CORDIC算法的基本原理如下所示:
式中:(xi,yi)为输入矢量;(xi+1,yi+1)为输出矢量;αi是每次旋转角度;di是每次迭代旋转的方向;+1表示逆时针旋转,-1表示顺时针旋转。di=sign(zi)是旋转模式的旋转方向,对于向量模式:di=-sign(yi),求正弦,余弦值是用旋转模式,初值x0=x,y0=0,当n→∞,|z n|→0,则得xn=kx0cos z0,yn=kx0sin z0。数字下变频中的NCO就是用CORDIC算法的旋转模式求正弦、余弦。求相位是用向量模式:旋转的目标是使y趋近于0。CORDIC算法通过n次微旋转αi来获得φ的相位值,由zi+1=zi-di⋅αi,则当n→∞,|y n|→0,zi→φ=arctan(yi/xi),从而完成输入向量(xi,yi)的相位提取。
由于CORDIC算法可采用流水线型蝶形旋转结构实现,特别适合FPGA技术的实现,同时每级流水线只包括加减法,移位寄存器和tan-1(2-i)系数存储器,适用FPGA实现时占用的逻辑单元以及存储器资源比较少,如果输入的I/Q信号位数足够高,同时CORDIC算法流水线技术合适,可以获得高精度的相位输出。
本软件运行的FPGA芯片是EP2SGX90EF1152,该芯片包含90 960个逻辑单元,总RAM存储位4 520 448 b,嵌入式乘法器(18 b×18 b)192个。所有资源足以完成CORDIC算法和数字下变频(DDC)算法。
3 软件功能及构成
本软件主要完成雷达模拟辐射源多个波段信号参数实时处理,包括实现数字下变频(DDC)和信号参数实时测量,数据实时传输等。利用数字接收机的方法(或称数字鉴相法)对宽带高中频信号进行数字下变频,得到数字正交的基带复信号,再利用直接相位差法求信号频率参数。用计数器法求脉宽和脉冲到达时间(TOA)参数,利用秒脉冲接续计得脉冲的GPS时间参数。最后对测得的结果参数打包形成脉冲描述字(PDW)并实时上报。本软件是用Verilog硬件描述语言编程[3,4]在FPGA中实现硬件DSP功能。其中数字下变频(DDC)模块和频率测量模块以及CORDIC算法的实现没有采用ALTERA公司的IP核,为独立编程实现。
本软件包括以下几个主要功能子模块:数字下变频模块,频率测量模块,RS 422异步接口模块,数据求模模块,数据处理及实时传输模块等。
组成框图如图1所示,该框图也是本软件顶层软件的信号流程框架。
4 设计实现
经采样的中频信号进入数字下变频(DDC)模块,数字下变频的原理[5,6,7]如下:
设输入模拟中频信号为:
采样后得到序列:
式中ωc=2πf0fs。
本地数字振荡器(NCO)产生的正交信号为:cosωcn和sinωcn,与中频信号在混频器相乘后得:
通过低通滤波器,滤除带外倍频分量后可以得到有用的正交I/Q复信号:
由于信号的采样频率较高,也就是式(3)的I(n),Q(n)速率较高,一般远大于窄带信号的带宽,这时可对其进行速率转换(抽取)以降低此时的输出速率。以上的推算中数字混频实现了频谱搬移,数字滤波和抽取实现了有用信号提取。通常的DDC滤波器设计[8]是采用积分梳状(CIC)滤波器或半带(HB)滤波器作预处理,后用FIR滤波器做进一步成形滤波处理。本设计中信号带宽较宽,所以不适合采用CIC滤波器,而采用半带(HB)滤波器级联FIR滤波器的结构。数字下变频框图如图2所示。
半带滤波器适用于抽取率为2n情况,计算效率高,实时性强,半带滤波器特性有:滤波器偶数序列号(不包括0)冲击响应为0;HB滤波器频率输出抽取1/2后过渡带有混叠,通带无混叠;HB滤波器要求通带和阻带纹波相等。
根据HB滤波器特点以及滤波器系数对称性设计的HB滤波器需要的乘法器的数目是普通FIR滤波器的1 4,设计结构采用常用的横向滤波器结构,适合FPGA高速实现,一般作为DDC的前级滤波器。HB滤波器实际上是一种特殊的FIR滤波器。
图2DDC中有限冲击响应(FIR)滤波器主要目的是对整个通道信号进行整形滤波,作为基带低通滤波器,由于FIR滤波器位于半带(HB)滤波器之后,经过抽取数据率相对较低,因此阶数可以设计的比较高,可以获得较好的性能(通带纹波,阻带衰减以及过渡带带宽等)。一般常用的FIR滤波器是线性相位的,具有系数对称结构,总运算量可减少一半。DDC输出的高信噪比,高镜像抑制度I/Q复信号可以作为后续的频率测量和脉宽测量的输入信号。
在数字下变频模块中,本振信号的频率字(FTW)受控于频段码和波段码,根据不同的码值加载不同的频率字。数字本振(NCO)是利用CORDIC算法迭代实现的,数字混频是采样的数字信号与数字本振NCO相乘,实现了该频段的频谱搬移,之后是滤波处理,相乘后的信号经18级半带滤波器滤波并二分之一抽取,再经32阶FIR滤波器滤波并二分之一抽取,最终数据率降为原采样率的1 4,得到正交的I,Q信号。
模拟信号的瞬时频率f(t)与瞬时相位φ(t)的关系为:f(t)=[dφ(t)]dt,则在数字域瞬时频率fi和瞬时相位φi的关系为:fi=(φi+1-φi)(2πTs),φi为CORDIC算法计算获得的第i个样本点的相位值,Ts为采样间隔。频率测量模块就是利用上述数字下变频模块的I/Q信号,用直接求相位差的方法测频,即先求相位φi,φi=tg-1(Q(i)/I(i)),Q(i),I(i)分别为正交双通道下变频值,再计算相邻点之间的相位差Δφi,依据相位差可测得到信号的频率值fi,若是用查找表法求相位,要用很大的ROM资源存储(Q(i)/I(i))映射到φi的值。本软件采用CORDIC算法多次迭代求相位φi。相位的精度取决于迭代的次数,迭代的次数越多,越无限逼近实际相位。但是受限于窄脉冲的测量,迭代次数又不能太长,太长则无法有效测得窄脉冲的相位和频率,本系统的最窄脉冲为0.5μs,本模块中相位是根据CORDIC算法的矢量模式取23级流水迭代而得。该模块频率值用30位二进制数表示,精确到赫兹。实际测的频率值是中频的频偏值,最终的射频频率值在数据处理和传输模块中考虑不同情况分别计算。由于直接相位差法测频对噪声的影响比较敏感,因此最后需通过多点平均可获得高精度的频率。
将中频采样的中频信号送入信号求模模块,同样先将信号数字下变频(DDC),由于信号脉宽与采样的样本点有关,样本点越多,分辨率越高。为提高脉宽测量的精度,中频经数字下变频滤波后的数据只1/2抽取。直接经32阶FIR滤波器滤波并1/2抽取后数据率降为原来的1/2,将该信号送入信号求模模块,对正交的I/Q信号求模,也就是数字检波,以往的求模也是采用ROM查找表法,在不影响精度的前提下求模采用近似算法[9],该算法只有乘加运算,适合在FPGA中运用,计算公式如下:
abs(L)=max(abs(I),abs(Q))abs(S)=min(abs(I),abs(Q))
模值:
近似求模运算法最大偏差不超过0.12 dB。
因为求模并不是目的,求模只是为了提取脉冲沿的信息,有了沿的信息就可得到脉冲到达时间及脉宽信息。根据求得的模值特征设定比较门限,当模值超过门限时即可判定是脉冲信号,当判定是上沿时开始计数,当判定是下沿到达时停止计数,计算上下沿的总长度即为脉宽,本摸块的脉宽测量精度可达20 ns左右。
RS 422异步接口模块主要是实现直接对计算机板的RS 422异步串口通信,用以接收计算机发送过来的GPS时间数据,RS 422串口波特率是14 400 b/s,发送数据8位,起始一位0,停止一位1,每个字节共10位,接收任务是该模块通过用将采样时钟经数字锁相环锁相输出的16倍串口波特率的时钟将RS 422串口数据可靠地接收下来,确保在数据中间取数,每个字节先发低位,依据该GPS时间数据结合秒脉冲在本模块内继续计时,以供数据传输时实时取数打包结合其他参数形成脉冲描述字。
数据处理及实时传输模块:本模块先对来自频率测量模块的频率值作自适应多点求均值处理,所谓自适应即是自动调整求均值样本点数,有8点平均,16点平均,32点平均等,因为CORDIC算法采用了23级流水迭代,在窄脉冲的情况下有效数据只有一两个,因此在满足窄脉冲测量精度的前提下,尽可能采用多点平均,这样可提高宽脉冲的测频精度。再结合各波段各频段的情况计算出此时模拟辐射源的射频频率值。最终上传的频率值是发射射频信号频率值,需重新计算射频频率值,计算公式为:射频频率值=各波段中心频率值+各频段中心频率值+频偏值,此时的频率值为30位,精确到赫兹,受高重频传输数据的限制,不可能传输长序列数据,在满足测量指标要求前提下对频率值作截位处理,用19位二进制数表示,此时频率值精确到1 kHz。
本软件有一个200 MHz计数器作为本机秒脉冲接续计数的时钟,秒脉冲的前沿触发复位并开始计数,循环计数,因此秒脉冲的计数精度为5 ns。脉冲到达时间TOA的计算是当判定的脉冲上沿到达时记下此时的计时的时间值。因此TOA的精度也为5 ns。
另外来自RS 422接口模块的GPS时间数据在此接续计时,形成时分秒时间值,该时间值也比外送的GPS时间值精度高得多,这都得益于FPGA采用了EP2SGX90系列器件,能够运行200 MHz时钟。最后GPS计时值与频率值,脉宽值和TOA值按传输协议形成脉冲描述字(PDW)通过RS 422同步串口以10 Mb/s数据率实时发送出去,传输是当最后一个测量参数计算出来后开始打包发送。参数测量数据为同步串行一帧一帧传输,每帧88 b,每个重频周期传送一次,数据格式为:字头5H(4 b)+GPS时分秒(17 b)+频率值(19 b)+脉宽(16 b)+TOA值(28 b)+字尾AH(4 b)。
5 结语
本系统的参数测量模块实际上是软件无线电的应用,软件大框架不变,只要修改部分参数就可完成不同的任务。如只要改变NCO的频率字(FTW),并修改滤波器系数,就可完成不同中频及带宽的信号采样及下变频处理,因此使用硬件描述语言编程完成了大部分硬件功能或硬件不方便实现的功能,使硬件的设备量大大减少,系统成本也大幅降低,设计也更灵活。本软件已在某雷达产品中使用,验证,效果良好,具有一定的借鉴和示范作用,可适用于通信,雷达及电子对抗领域。
参考文献
[1]伍小保,王冰,何勤.CORDIC算法数字瞬时测频的FPGA设计与实现[J].科技传播,2010(13):199-200.
[2]MEYER-BAESE Uwe.数字信号处理的FPGA实现[M].北京:清华大学出版社,2003.
[3][美]PALNITKAR Samir.Verilog HDL数字设计与综合[M].北京:电子工业出版社,2004.
[4]吴继华,王诚.Altera FPGA/CPLD设计(高级篇)[M].北京:人民邮电出版社,2005.
[5][美]TSUI James.宽带数字接收机[M].北京:电子工业出版社,2002.
[6]杨小牛,楼才义,徐建良.软件无线电原理与应用[M].北京:电子工业出版社,2001.
[7]姜宇柏,游思晴.软件无线电原理与工程应用[M].北京:机械工业出版社,2007.
[8]王世一.数字信号处理(修订版)[M].北京:北京理工大学出版社,2004.
一种雷达信号动态检测新方法 篇8
雷达信号检测是一切雷达信号处理的前提,信号检测性能的好坏直接影响侦察的成效[1]。当今最流行的信号检测方法是频域检测法和时域检测法[2,3,4]。频域检测是将FFT运算作用于所有的输入数据上,然后与判决门限进行比较,超出门限即可认为有效信号到达。为了减小TOA误差可将频域检测的FFT输入数据以重叠方式进行,重叠深度与FFT点数根据测量误差实际要求确定。频域检测的主要优点是能在低信噪比下可以把信号检测出来,缺点是需要进行大量运算。时域检测法通过信号幅度与固定门限比较,从而确定信号的有无。时域检测法的一个重要优点就是便于工程实现,但传统的时域检测法———能量检测法并不能适应噪声功率变化的环境。
为了便于工程实现且能适应噪声功率变化的环境,提出了一种雷达信号动态检测新方法。该方法在能量检测的基础上,对信号包络进行加权优化,加权优化后的包络能大致反映出信号与噪声的能量差距,然后再根据一个简单的判决函数对脉冲到达时间与结束时间进行判决,从而实现了不同噪声环境变化的雷达信号检测。该方法在结合能量检测法的简单、易于工程实现性特点的基础上改进检测算法,从而能够适应噪声功率变化的电磁环境[5,6,7]。
1 时域能量检测法
简单的时域能量检测法是通过信号幅度与固定门限比较,来确定在数据中是否有信号[8,9]。
时域能量检测法算法流程图如图1所示。在进行信号检测时,为了方便,基于实际的噪声环境,门限值r可根据噪底直接设置为定值。单样本检测往往灵敏度不够高,并且更容易出现误判,一种更合理的方法是基于多个数据样本点的检测。N个数据点的输出和,将结果与一个门限比较,相当于对输入数据进行平滑,减小噪声的陡变对判决的影响。基于多个样本数据点的时域检测可以提高检测的灵敏度,弥补单样本检测的不足,其运算量远小于频域检测,具有更好的工程可实现性[10,11]。
2 动态检测
常规的能量检测法均存在固定门限的限制,不同的环境需要更改不同的门限值,这在工程应用中很受限制。本文提出的一种动态检测法能较好地解决不同环境噪声功率变化的情况,旨在解决能量累加法的适用限制问题。检测脉冲信号不再依靠门限定值,实现信号的动态检测,从而有更好的工程适用性。动态检测模块如图2所示,整个动态检测方法主要由3个模块组成: 输入信号模平方、数据加权修整和数据提取与判决。
1输入信号模平方。
雷达信号经过AD采样之后输入FPGA进行数字信号处理,首先在FPGA中做Hilbert变换,使实信号变为复信号,产生I和Q两路信号,然后将复信号取模之后 平方作为 后续数据 处理的输 入信号[12]。
2数据加权修整。
数据加权修整对整个发明至关重要,其本质是优化信号包络。如图2所示,输入信号经过模平方之后为X( i) ,数据加权修整之后,Y( n) 可以表示为:,其中K( i) 与m由测量精度与测量灵敏度决定。权系数K( i) 的取值与个数选取,可依优化信号包络的原则灵活选取。
3数据提取与判决。
数据经过加权修整之后Y( n) 为经过优化后的包络,能更直接提取数据来确定脉冲的到来。在Y( n) 数据流的 不断提取D1 = Y( n1) 、D2 =Y( n2) ,k = n2 - n1,k的取值与测量误差要求确定。当D2满足D2 > = f* D1时判决为脉冲到来,当D1满足D1 > = f* D2时判决为脉结束,从而确定了脉冲的有效时间,有效完成了脉冲检测。
3 仿真实现
仿真参数: 利用采样频率为250 MHz的AD采集实测数据,实测数据为脉宽为5μs,中心频率为50 MHz的单频信号。仿真要求: 要求测得脉宽误差为-5% ~ 5% 。
根据动态检测模块图进行处理。为了满足脉宽误差要求,加权修整系数的数组为[1 /6 1 /3 1 /2 2 /35 /6 1 1 1 1 1 1 1 1 1 1 1 5 /6 2 /3 1 /2 1 /3 1 /6]。图3所示为实测数据经过Matlab加权修整并根据D1、D2关系进行处理的仿真结果,其中,D1 =Y( n1) 、D2 = Y( n2) ,k = n2 - n1,此处D1、D2关系选择为D2 = 3* D1,k取为8,f取3。由仿真图可知此时得到脉冲被检测到时刻为5 824点处,脉冲结束时刻为7 072点处,脉宽为: ( 7 072 -5 824 +1 ) /250 MHz = 4. 996μs,误差为: ( 4. 996 - 5 ) /5 *100% = -0. 08% ,满足脉宽测量误差要求。实测数据仿真图如图3所示。
为了验证在噪声环境改变情况下该发明依然能正确检测信号,将实测数据进行加入高斯白噪声处理。如图4所示,加入噪声之后该发明测得脉冲被检测到时刻为5 816点处,脉冲结束时刻为7 072点处,脉宽为 ( 7 072 -5 816 + 1 ) /250 MHz= 5. 028μs,误差为( 5. 028 -5 ) /5 * 100% = 0. 56% ,满足脉宽测量误差要求。
通过对实测数据进行仿真的结果显示该动态检测方法能优化输入信号包络,并能精确检测到雷达脉冲的到来与结束,从而实现了将雷达信号从噪声环境中准确检测提取。经过对实测数据的加噪处理,通过该方法仍能准确检测提取出脉冲,从而验证了该方法能适应变化的噪声功率环境[13,14]。
4 硬件实现
依照Matlab仿真时的参数选择,将该方法在ISE中利用Verilog硬件编程语言直接在FPGA中实现。ADC采样率为250 MHz,输入信号选为脉宽为5μs,脉冲重复周期为50μs,中心频率为50 MHz的单频信号。通过FPGA开发套件中在线逻辑分析仪Chipscore抓取测试信号及脉宽结果。FPGA测量结果如图5所示。图5中,Chipscore结果显示脉宽为1 247点,即1 247/250 MHz =4. 944μs,误差为( 4.944-5) /5* 100% = -1. 12% ,满足脉宽测量误差要求。
通过FPGA硬件实现该动态检测方法的测量结果,显示了该方法能精确检测脉冲的到来与结束,验证了该方法有更好的工程实用性。
5 结束语
利用时域能量检测法的易于工程实现性,在其基础上改进时域能量检测法不能适应噪声功率变化的缺陷,提出了一种雷达信号动态检测新方法,该方法创新地利用加权优化信号包络的手段然后进行判决,使之能够适应噪声功率变化的环境,而不再依靠固定的噪声门限进行雷达脉冲检测[15]。因此本方法具有易于工程实现,且能适应噪声功率变化的电磁环境的主要优点。通过对实测雷达脉冲数据Matlab仿真、数据加噪后进行Matlab仿真及FPGA硬件工程实现验证了该方法的准确性、有效性及易于工程实现性。?
摘要：雷达信号检测是一切雷达信号处理的前提,在雷达信号检测中,传统能量检测法的性能很容易受噪声功率变化的影响。在适应噪声功率变化的前提下提出了一种雷达信号动态检测的新方法。该方法利用传统能量检测法的简单、易于工程实现的特点,在信号能量积累后进行加权改进,利用不依赖噪声功率绝对大小的动态判决方法进行检测,从而实现适应噪声功率变化的雷达信号的有效检测。通过Matlab仿真及FPGA的硬件编程实现,验证了该方法的正确性、有效性及易于工程实现性。
